



RENCANA PEMBELAJARAN SEMESTER (RPS) UNIVERSITAS DIPONEGORO

SPMI- UNDIP	RPS	S1.SK-FT-UNDIP	020
--------------------	------------	-----------------------	------------

Revisi ke	1
Tanggal	5 Juli 2022
Dikaji Ulang Oleh	Ketua Program Studi Teknik Komputer
Dikendalikan Oleh	GPM Teknik Komputer
Disetujui Oleh	Dekan Fakultas Teknik

UNIVERSITAS DIPONEGORO		SPMI-UNDIP/RPS/S1.SK-FT-UNDIP/020	Disetujui Oleh Dekan Fak. Teknik
Revisi ke 1	Tanggal 5 Juli 2022	Rencana Pembelajaran Semester	



UNIVERSITAS DIPONEGORO
FAKULTAS TEKNIK
DEPARTEMEN TEKNIK KOMPUTER
PROGRAM SARJANA

SPMI-
UNDIP/RPS/S1.SK-
FT-UNDIP/020

RENCANA PEMBELAJARAN
SEMESTER

MATA KULIAH (MK)	KODE	RUMPUN MK	BOBOT		SEMESTER	TANGGAL PENYUSUNAN
Sistem Digital	PTSK6305	Umum	T=2	P=0	3	5 Juli 2022
OTORISASI/PENGESAHAN	DOSEN PENGEMBANG RPS		Koordinator RMK		KaPRODI	
CAPAIAN PEMBELAJARAN	CPL yang dibebankan pada MK					
	CPL 3	Memiliki pemahaman keilmuan dan penguasaan keterampilan di bidang teknik komputer, meliputi sistem tertanam dan robotika, jaringan dan keamanan komputer, rekayasa perangkat lunak, multimedia, game, dan kecerdasan				
	CPL 5	Mampu menganalisis permasalahan yang dihadapi secara kritis serta mampu memilih dan menerapkan model, algoritme, kerangka kerja, dan metode yang tepat untuk menghasilkan solusi sistem yang handal berdasarkan eksperimen yang baku dengan memperhatikan aspek kebutuhan teknis, ekonomis, sosial, hukum, dan kelestarian lingkungan.				
	CPMK (Capaian Pembelajaran Mata Kuliah)					
	CPMK 3-1	Mahasiswa mampu memahami konsep sistem digital, rangkaian logika, rangkaian dua level SOP-POS, penyederhanaan fungsi logika, transistor CMOS, sistem bilangan digital (utuh dan pecahan, bertanda dan tidak bertanda), representasi karakter digital, aritmetika digital, rangkaian kombinasional dan rangkaian sekuensial dengan tepat (C3)				
	CPMK 3-2	Mahasiswa mampu memahami konsep sistem digital, rangkaian logika, rangkaian dua level SOP-POS, penyederhanaan fungsi logika, transistor CMOS, sistem bilangan digital (utuh dan pecahan, bertanda dan tidak bertanda), representasi karakter digital, aritmetika digital, rangkaian kombinasional dan rangkaian sekuensial dengan tepat (C3)				
	CPMK 3-3	Mahasiswa mampu mengimplementasikan rancangan rangkaian logika menggunakan IC standar TTL dengan tepat (C3)				
	CPMK 5-1	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)				
Deskripsi Singkat	Kuliah ini mempelajari dasar-dasar sistem digital mulai dari konsep, analisis, perancangan, implementasi dan evaluasi rangkaian logika. Konsep dan					

	analisis rangkaian logika meliputi gerbang logika, ekspresi dan persamaan logika, aljabar Boolean, representasi bilangan digital dan operasi aritmetika. Perancangan (sintesis) ditujukan untuk menghasilkan rangkaian logika yang optimal (seringkali minimal) dengan menyederhanakan persamaan logika menggunakan aljabar Boolean, peta Karnaugh dan metode tabular Quine-McKluskey. Perancangan dilakukan untuk menghasilkan rangkaian kombinasional dan/atau sekuensial. Perancangan rangkaian sekuensial sinkron dilakukan menggunakan model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL (Transistor-transistor logic). Evaluasi rangkaian dilakukan untuk menverifikasi desain rangkaian lewat pengujian atau menggunakan program bantu simulator.
Bahan Kajian Materi Pembelajaran	1. Pendahuluan sistem digital 2. Konsep rangkaian logika 3. Aljabar boolean dan sintesis rangkaian 4. Peta Karnaugh dan rangkaian multi keluaran 5. Rangkaian TTL standar 6. Representasi data digital 7. Operasi dan rangkaian aritmetika biner 8. Rangkaian kombinasional 9. Rangkaian sekuensial

Pustaka		Utama: 1. Eko Didik Widiyanto, Sistem Digital: Analisis, Desain dan Implementasi, Edisi Pertama, Graha Ilmu, 2014 2. Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill, 2005 3. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, "Digital Systems: Principles and Applications", Edisi 11, Pearson, 2011 4. Sumber lain: paper ilmiah, website project				
Pengampu		Eko Didik Widiyanto S.T., M.T. Dania Eridani S.T., M.Eng.				
Prasyarat		-				
Media Pembelajaran		Papan Tulis, LCD Projector, Laptop, dan Power Point				
Mg ke-	Sub-CPMK (sebagai kemampuan akhir yang diharapkan)	Penilaian	Bentuk pembelajaran; Metode Pembelajaran; Penugasan; [Estimasi Waktu]		Materi Pembelajaran	Bobot (%)
		Indikator dan Kriteria	Tatap Muka/Luring	Daring		
(1)	(2)	(3)	(4)	(5)	(6)	(7)
1	Mahasiswa mampu memahami konsep sistem digital, rangkaian logika, rangkaian dua level SOP-	•Dapat menjelaskan konsep sistem digital •Dapat menjelaskan representasi diskrit •Dapat memahami metodologi desain sistem digital dan menerapkannya untuk permasalahan sederhana	Ceramah, Diskusi		Pendahuluan Sistem Digital 1.1 Sistem digital dan representasi diskrit 1.2 Perangkat digital dan pengantar	

	POS, penyederhanaan fungsi logika, transistor CMOS, sistem bilangan digital (utuh dan pecahan, bertanda dan tidak bertanda), representasi karakter digital, aritmetika digital, rangkaian kombinasional dan rangkaian sekuensial dengan tepat (C2)				teknologi rangkaian terintegrasi (IC) 1.3 Metodologi desain sistem digital dan abstraksi digital	
2	Mahasiswa mampu memahami konsep sistem digital, rangkaian logika, rangkaian dua level SOP-POS, penyederhanaan fungsi logika, transistor CMOS, sistem bilangan digital (utuh dan pecahan, bertanda dan tidak bertanda), representasi karakter digital, aritmetika digital, rangkaian kombinasional dan rangkaian sekuensial dengan tepat (C2)	• Dapat menjelaskan konsep rangkaian logika meliputi representasi biner, variabel logika, fungsi logika, ekspresi logika dan persamaan logika; • Mampu mengaplikasikan rangkaian saklar untuk fungsi logika AND-2, OR-2, NOT, NAND-2 dan NOR-2 dan AND/OR-n masukan; • merepresentasikan fungsi logika ke tabel kebenaran; • mengaplikasikan fungsi logika ke dalam gerbang dan rangkaian logika ; • menterjemahkan diagram pewaktuan ke dalam tabel kebenaran; • menggunakan diagram pewaktuan untuk menganalisis rangkaian logika.	Ceramah, Discovery Learning, Diskusi		Konsep Rangkaian Logika 2.1 Representasi biner dan saklar sebagai elemen biner 2.2 Variabel dan fungsi logika 2.3 Ekspresi dan persamaan logika 2.4 Tabel kebenaran 2.5 Gerbang dan rangkaian logika 2.6 Analisis rangkaian 2.7 Diagram Pewaktuan	
3	Mahasiswa mampu merancang dan menganalisis rangkaian logika dua level SOP-POS minimum, rangkaian	• memahami aksioma (dalil), teorema dan hukum aljabar Boolean. • memahami notasi aljabar operasi logika (AND, OR, NOT) dan urutan operasi logika.	Ceramah Contextual Instruction		Aljabar Boolean dan Sintesis Rangkaian Logika 3.1 aljabar Boolean: aksioma, teorema, dan	

	multiplekser, rangkaian kombinasional, rangkaian sekuensial, dan rangkaian aritmetika digital dengan tepat (C3)	• membuktikan kesamaan dua ekspresi logika dengan menggunakan aljabar dan diagram Venn • menyatakan persamaan logika dalam bentuk SOP maupun POS jika diberikan kebutuhan fungsional sistem • mengkonversikan persamaan SOP ke POS atau sebaliknya dengan benar • melakukan penyederhanaan persamaan logika secara aljabar dengan benar jika diberikan suatu persamaan logika, tabel kebenaran maupun deskripsi tekstual kebutuhan desain • mendesain dan mengevaluasi rangkaian AND-OR dan OR-AND minimal jika diberikan kebutuhan desain yang diinginkan • mendesain dan mengevaluasi rangkaian NAND-NAND dan NOR-NOR minimal jika diberikan kebutuhan desain yang diinginkan			hukum 3.2 diagram Venn 3.3 penyederhanaan persamaan secara aljabar 3.4 sintesis ekspresi logika dari tabel kebenaran 3.5 minterm, persamaan SOP (SOP) dan notasi kanonik SOP 3.6 Maxterm, persamaan POS (POS) dan notasi kanonik POS 3.7 konversi SOP ke POS dan sebaliknya 3.8 rangkaian dua level AND-OR dan OR-AND 3.9 rangkaian dua level NAND-NAND dan NOR-NOR	
4	Mahasiswa mampu merancang dan menganalisis rangkaian logika dua level SOP-POS minimum, rangkaian multiplekser, rangkaian kombinasional, rangkaian sekuensial, dan rangkaian aritmetika digital dengan tepat (C3)	• memahami prinsip-prinsip penyederhanaan fungsi logika menggunakan peta Karnaugh; • menggunakan Don't care dalam peta Karnaugh; • mendesain dan menganalisis rangkaian logika SOP minimal menggunakan peta Karnaugh.	Contextual Instruction Diskusi		Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 1) 4.1 peta Karnaugh: 2 variabel, 3-variabel, 4-variabel, 5-variabel dan 6-variabel; 4.2 strategi minimisasi rangkaian SOP (pengelompokan minterm); 4.3 kondisi don't care dan rangkaian dengan spesifikasi tidak lengkap;	

					4.4 minimisasi POS (pengelompokan Maxterm); 4.5 literal, implicant, cover, cost, implicant utama dan fungsi minimum; 4.6 implementasi rangkaian logika SOP optimal dengan AND-OR dan/atau NAND-NAND	
--	--	--	--	--	---	--

5	Mahasiswa mampu merancang dan menganalisis rangkaian logika dua level SOP-POS minimum, rangkaian multiplekser, rangkaian kombinasional, rangkaian sekuensial, dan rangkaian aritmetika digital dengan tepat (C3)	• memahami prinsip-prinsip penyederhanaan fungsi logika menggunakan peta Karnaugh; • menggunakan Don't care dalam peta Karnaugh; • merancang dan menganalisis rangkaian logika POS minimal (OR-AND atau NOR-NOR) menggunakan peta Karnaugh; • merancang dan menganalisis rangkaian logika minimal SOP atau POS dengan menggabungkan beberapa fungsi dalam satu rangkaian multi-keluaran.	Contextual Instruction Diskusi		Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 2) 5.1 kondisi don't care dan rangkaian dengan spesifikasi tidak lengkap; 5.2 implementasi rangkaian logika POS optimal dengan OR-AND dan/atau NOR-NOR; 5.3 rangkaian multi-keluaran.	
6	Mahasiswa mampu merancang dan menganalisis rangkaian logika dua level SOP-POS minimum, rangkaian multiplekser, rangkaian kombinasional, rangkaian sekuensial, dan rangkaian aritmetika digital	• memahami prinsip kerja transistor NMOS, PMOS dan CMOS untuk mengimplementasikan fungsi logika dasar; • merancang rangkaian logika CMOS untuk suatu fungsi SOP atau POS dengan tepat; • menganalisis rangkaian logika CMOS dan menyatakan biaya rangkaian berdasarkan jumlah transistor yang dibutuhkan untuk suatu fungsi logika.	Ceramah Diskusi		Rangkaian Logika CMOS 6.1 transistor NMOS, PMOS dan CMOS; 6.2 gerbang logika CMOS: NOT, NAND, NOR, AND, OR; 6.3 buffer, buffer tiga keadaan dan gerbang	

	dengan tepat (C3)				transmisi (TG) serta implementasi CMOS; 6.4 gerbang logika XOR dan XNOR	
7	Mahasiswa mampu mengimplementasikan rancangan rangkaian logika menggunakan IC standar TTL dengan tepat (C4)	• memilih IC TTL standar yang diperlukan untuk mengimplementasikan suatu fungsi logika tertentu; • mendesain dan mengevaluasi rangkaian menggunakan IC TTL standar; • menganalisis parameter elektrik dalam suatu rangkaian IC TTL standar untuk jaminan kehandalan sinyal digital; • mengembangkan satu aplikasi digital menggunakan IC TTL standar.	Contextual Instruction		Rangkaian TTL Standar 7.1 IC TTL standar seri 7400 untuk fungsi logika dasar; 7.2 metodologi desain rangkaian logika menggunakan IC TTL standar;	
8	UTS					

9	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• menuliskan sistem bilangan digital tak bertanda (unsigned), dalam bentuk bilangan posisional, biner, heksadesimal, oktal dengan tepat; • menuliskan sistem bilangan digital bertanda (signed) dengan tepat.	Ceramah Contextual Instruction		Representasi Data Digital (Bagian 1) 9.1 representasi posisional: bilangan tak bertanda (unsigned), desimal, biner, oktal dan heksadesimal; 9.2 konversi bilangan; bilangan bertanda (signed): sign-magnitude, 1's complement dan 2's complement; 9.3 bilangan pecahan fixed-point (titik tetap); 9.4 bilangan pecahan floating-point (titik mengambang/tidak tetap); 9.5 BCD (binary-coded decimal) untuk kode angka desimal; 9.6 kode ASCII untuk karakter.	
10	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• menyatakan bilangan pecahan ke dalam bentuk fixed-point dengan tepat dan sebaliknya; • menyatakan bilangan pecahan ke dalam bentuk floating-point presisi tunggal dan ganda dengan tepat dan sebaliknya; • merepresentasikan karakter dan angka digital ke dalam kode ASCII dan BCD dengan tepat; • menggunakan representasi bilangan, karakter dan angka dalam aplikasi pemrograman dan digital lainnya.	Contextual Instruction		Representasi Data Digital (Bagian 2) 10.1 bilangan pecahan fixed-point (titik tetap); 10.2 bilangan pecahan floating-point (titik mengambang/tidak tetap); 10.3 BCD (binary-coded decimal) untuk kode angka desimal;	

					10.4 kode ASCII untuk karakter.	
11	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• melakukan operasi penjumlahan dan pengurangan bilangan biner; • menganalisis rangkaian penjumlah/pengurang bilangan biner; • mampu menganalisis kondisi overflow dalam suatu operasi aritmetika; • menganalisis rangkaian penjumlah/pengurang n-bit dengan deteksi overflow; • mendesain dan menganalisis rangkaian penjumlah cepat n-bit.	Problem Based Learning		Operasi dan Rangkaian Aritmetika Biner 11.1 unit penjumlah 1 bit; 11.2 operasi penjumlahan dan pengurangan bilangan biner; 11.3 kondisi overflow dalam operasi aritmetika; 11.4 unit penjumlah/pengurang n bit; 11.5 rangkaian penjumlah/pengurang dengan deteksi overflow; 11.6 desain penjumlah cepat n bit; 11.7 desain dan simulasi penjumlah cepat 32 bit.	

12	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• menjelaskan fungsi karakteristik blok komponen rangkaian kombinasional dengan tepat; • mengaplikasikan blok rangkaian kombinasional dalam desain sistem digital serta menganalisisnya; • merancang dan menganalisis rangkaian multiplekser dari fungsi logika yang diinginkan menggunakan ekspansi Shannon; • mengimplementasikan rangkaian multiplekser menggunakan IC TTL dan mengujinya.	Problem Based Learning		Rangkaian Kombinasional (Bagian 1) 12.1 blok rangkaian kombinasional, yaitu berupa multiplekser, enkoder 12.2 teorema ekspansi Shannon dan desain rangkaian digital menggunakan multiplekser;	
13	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• menjelaskan fungsi karakteristik blok komponen rangkaian kombinasional dengan tepat; • mengaplikasikan blok rangkaian kombinasional dalam desain sistem digital serta menganalisisnya;	Problem Based Learning		Rangkaian Kombinasional (Bagian 2) 13.1 blok rangkaian kombinasional, yaitu berupa konverter kode, dekoder, demultiplekser; 13.3 rangkaian tampilan 7-segmen.	
14	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• menjelaskan perbedaan antara latch dan flip-flop; • merancang dan menganalisis fungsi karakteristik latch set-reset latch tergerbang, latch data; • merancang dan menganalisis fungsi karakteristik flip-flop (D, T, dan JK).	Problem Based Learning		Rangkaian Sekuensial (Bagian 1) 14.1 prinsip rangkaian sekuensial; 14.2 elemen penyimpan 1 bit latch, yaitu set-reset latch (latch SR), latch SR tergerbang dan data latch (latch D) serta rangkaian logikanya; 14.3 elemen penyimpan 1 bit flip-flop, meliputi data flip-flop (DFF), toggle flip-flop (TFF), JK flip-flop (JKFF).	

15	Mahasiswa mampu menerapkan metodologi desain sistem digital untuk memecahkan problem digital dan mengkomunikasikan solusinya secara tertulis dengan tepat (C5)	• membedakan perilaku dan rangkaian pencacah sinkron dan asinkron; • merancang dan menganalisis rangkaian n buah flip-flop menjadi register data n bit, shift register, pencacah naik/turun sinkron/asinkron serta menganalisisnya; • merancang, menganalisis dan menguji implementasi rangkaian sekuensial menggunakan IC TTL.	Project Based Learning		Rangkaian Sekuensial (Bagian 2) 15.1 register data n bit dan register geser (shift register); 15.2 pencacah naik-turun; 15.3 pencacah sinkron dan asinkron.	
16	UAS					